ラッチアップの概要
<はじめに>
ICを搭載している電子機器であれば、避けて通れないのがラッチアップです。ラッチアップが発生するのはCMOS構造のICですが、現在のICはほぼCMOSですので発生する事を覚悟しなければなりません。ICのデータシートに記載されている電気ストレス試験は「ラッチアップ耐量」と「ESD(静電気)耐量」だけです。それほどICの耐サージ性として重要な項目です。
<ラッチアップが発生すると何が起きる?>
・ICが破壊する→ラッチアップにより電源ライン(VDD-VSS間)に過電流が流れ、ICが破壊す
る事があります。
・ICが誤作動する→上記過電流で故障に至らなくても、誤作動を起こす可能性があります。
<発生メカニズム>
ラッチアップの基本的な発生メカニズムについて説明します。詳細図での説明は他に調べれば沢山出てきますのでここでは省略し、概念として理解の助けになると思われる内容に絞りたいと思います。
原理を端的に言えば、CMOSに勝手にできてしまう回路がONしてしまう現象です。この意図せず勝手にできてしまう物を寄生◯◯と呼びます。P-MOSにはPNP、N-MOSにはNPNの寄生バイポーラトランジスタができます。このPNPとNPNは赤字部分で接続されているのでPNPNのサイリスタ構造になります。サイリスタですので、一旦ONするとトリガを除いてもONし続ける事になります。
サイリスタの動作として、PNP、NPNどちらか一方がONすると他方をONするよう動作します。それは逆方向にも当てはまるので、お互いにONさせ合う状態となり永久にON状態が維持します。
そしてこれは電流経路VDD–VSSのショート状態が維持される事を意味します。
しかし通常は寄生トランジスタが作動しない様なバイアスがかかっています。つまり、NPNの
PをGNDに、PNPのNをVDDの電位になるような構造になっています。
では、具体的に寄生トランジスタのペアが作動してラッチアップが発生・維持される状況を説明します。 図は寄生トランジスタ(Tr)のみを抜き出した回路です。
1、ラッチアップしていない通常状態の寄生Trの状態
上側、下側Tr共にB(ベース)がOFF状態になっている
2、出力端子にマイナスノイズが印加された場合
①上側TrのBがLoになる
②上側TrがONする
③下側TrのBがHiになる
④下側TrがONする
これが①に戻って無限循環し、上側・下側TrのON状態を維持する
①VDD端子にプラスノイズが印加される
②下側TrのC(コレクタ)もつられて同電位で上がる
(この状態では上側TrはまだONしない)
③ノイズ電圧が更に上昇し、下側Trの耐圧を超えた瞬間に電流が流れる
この時上側TrのBがLoになる
④上側TrがONする
⑤下側TrのBがHiになる
⑥下側TrがONする
以下③に戻り、上側、下側TrのON状態を維持する
<発生原因>
寄生TrをONさせるノイズが印加された場合にラッチアップが発生します。
そのノイズの特徴は以下のようなものです。
・入力端子或いは出力端子へのVDDを上まる電圧。或いはVSSを下回る電圧。
・電源電圧端子(VDD)への過電圧
・電源電圧端子(VDD)への過電圧
アクチュエータ(リレーやバルブ、モータ等)の動作時に発生するサージに注意が必要です。
IPDはパワーデバイスにロジック(CMOS)を内包しているので、パワーラインのノイズがロジック部に入り込みラッチアップを引き起こす可能性があります。
<ラッチアップ故障が認知されにくい理由>
ラッチアップという言葉は広く認知されていますが、不具合の可能性として考慮されないケースが多いと感じます。その理由としては、
・破壊故障の場合はサージ故障と勘違いされる。
→サージエネルギーでICが故障したと推測される。ラッチアップはサージエネルギーで故障
するのではなく、VDD-VSS間ショートによって故障する。メカニズムの推定を間違えると
正い原因に行きつかない。
・誤作動の場合は非再現故障として処理される。
→ノイズを受けて誤信号を読み込んだと解釈される。
電源リセットで回復するのでソフト関係の不具合と勘違いする。
原因としてラッチアップの可能性も必ず考えておく事が必要と考えます。
<対策>
いずれかの対策が考えられます。
いずれかの対策が考えられます。
・ラッチアップフリーのICを使う。
・IPDの場合はパワーICとロジックICを分けて使う。
・ラッチアップを保持できない電源能力にする(回路が許せば)。
・ノイズ侵入を防ぐ
寄生バイポーラTrが作動するには電流が必要である為、電流制限抵抗が有効である。
・ラッチアップを保持できない電源能力にする(回路が許せば)。
・ノイズ侵入を防ぐ
寄生バイポーラTrが作動するには電流が必要である為、電流制限抵抗が有効である。
<ラッチアップ試験>
試験は電流をパラメータとします。理由はラッチアップが発生する寄生トランジスタがバイポーラトランジスタだからです。 その際、温度や電流パルス時間も試験結果に影響します。
試験は電流をパラメータとします。理由はラッチアップが発生する寄生トランジスタがバイポーラトランジスタだからです。 その際、温度や電流パルス時間も試験結果に影響します。
高温ほどラッチアップが発生しやすくなります。
また、ラッチアップ後に故障するICとしないICが存在します。一度ラッチアップすると故障しないまでも、耐量が落ちる事が多いです。また、ラッチアップ直後のICは高温になっていますので、温度が下がらないまま次を印加すると耐量が低くでます。
電源の電流容量が低いとラッチアップを維持できない為、ラッチアップが発生したにも関わらず認識できない事があります。ラッチアップ時の消費電流を把握し、十分供給できる能力の電源を使う必要があります。
コメント
コメントを投稿